行业动态
eetimes.com ·
@Gary Hilson
CXL 连接的 MRAM 瞄准 AI 存储延迟问题
EE Times 报道，Everspin 演示了通过 CXL 连接的 4GB 持久性 MRAM 内存池，可在 DRAM 与 NAND 闪存之间充当新的存储层级，以应对 AI 工作负载的存储延迟。该方案目前为演示，量产与性能细节未披露。
AI推荐理由 EE Times 报道 Everspin 演示通过 CXL 连接 4GB 持久性 MRAM 内存池，在 DRAM 与 NAND 闪存之间新增一层存储，以缓解 AI 场景的存储延迟。属于芯片与存储架构层面的具体技术进展，但为演示性质，尚未说明量产、性能数据与客户采用情况。
68
正文
当前仅保存了标题或简介；并非所有来源都提供正文，可通过下方原文链接查看。